home *** CD-ROM | disk | FTP | other *** search
/ NetNews Offline 2 / NetNews Offline Volume 2.iso / news / comp / sys / m68k / 45 < prev    next >
Encoding:
Internet Message Format  |  1996-08-05  |  2.3 KB
  1. Path: isar.de!news
  2. From: imd@m.isar.de (Thomas Doerfler)
  3. Newsgroups: comp.sys.m68k
  4. Subject: Re: 68302 DRAM Refresh & External Masters
  5. Date: Tue, 09 Jan 1996 08:19:47 GMT
  6. Organization: IMD
  7. Message-ID: <4ct87t$jed@nixe.isar.net>
  8. References: <NEWTNews.821149036.27321.kevinb@king.tutsys.com>
  9. NNTP-Posting-Host: imd.m.isar.de
  10. X-Newsreader: Forte Free Agent 1.0.82
  11.  
  12. Kevin Braun <kevinb@tutsys.com> wrote:
  13.  
  14.  
  15. >Hi all,
  16. >I am looking for signal timing and sequence for using the '302's DRAM refresh 
  17. >with asynchronous bus masters (i.e. 83902 Ethernet MAC). This subject doesn't 
  18. >seem to be covered in the data book. While the 83902 is mastering, it can hold 
  19. >the bus for a number of refresh cycles. I don't see any way of using !BCLR to 
  20. >stop the 83902 from releasing the bus before it wants to. Does anyone have any 
  21. >experience in this area or point me to some reference material? Thanks
  22.  
  23. >..kevin braun
  24.  
  25. Well, as far as the User's Manual (Rev 2) mentions, you really have a
  26. problem. The Refresh Controller doesn't queue refresh requests, so if
  27. a given request is not granted within one refresh interval, it is
  28. lost. 
  29.  
  30. Maybe you don't have a problem at all, because when the MAC really
  31. writes a block to your DRAM, it automatically refreshes it (but just
  32. the rows it wrote to...)
  33.  
  34. Did you estimate, how long the MAC will use the bus at most? If it is
  35. less than two refresh periods, it might still be acceptable...
  36.  
  37. Or can you change your hardware to the MC68EN302 (internal ethernet
  38. controller)? I saw a product brief some weeks ago, quite interesting
  39. chip...
  40.  
  41. The only solution I can guess is a sort of an external up/down
  42. counter. It will be incremented every time the refresh counter
  43. expires, counting the number of refreshs needed. And for each refresh
  44. cycle performed (look for special function code for this...), you can
  45. decrement it again. As long as it is not zero, refresh request should
  46. keep active. This solution has a drawback, the 68302's CP will be busy
  47. refreshing quite a long time and therefore your SCCs might be stuck.
  48. But they will be stuck aswell, if they cannot reach their buffers.
  49.  
  50. Hm, bye,
  51.        Thomas.
  52. --------------------------------------------
  53. IMD Ingenieurbuero fuer Microcomputertechnik
  54. Thomas Doerfler           Elilandstrasse 12
  55. D-81547 Muenchen          Germany
  56. email:    imd@m.isar.de
  57.  
  58.